三星电子 1c nm 内存开发遇阻，HBM4或受影响，里程碑延迟半年
三星电子1c nm内存技术遭遇挑战，HBM4或面临重大变数，发展进程或受阻
1月21日消息，韩媒MoneyToday当地时间昨日报道，三星电子已将其1cnm DRAM内存开发的良率里程碑时间从2024年底推迟至2025年6月，这一调整可能会对三星的HBM4内存计划产生影响。
三星电子原本计划在2024年12月将1cnm制程DRAM的良率提升至70%，以达到结束开发工作并进入量产阶段所需的水平。然而，尽管三星去年底已成功制造出1cnm DRAM的良品晶粒，但整体良率仍未达到预期目标。
三星上代1bnm内存于2022年10月完成开发，2023年5月开始量产。若按照计划，1cnm的开发将在今年年中结束，那么其量产时间将会推迟到2025年底。这意味着两代DRAM工艺之间的间隔将达到约2.5年，远超业界通常1.5年的开发周期。 这种时间延长可能反映了半导体行业在技术进步上的挑战日益增加。尽管如此，这也表明三星正在努力克服这些困难，以确保其技术领先地位。对于整个行业来说，这样的进展速度变化可能会引发对未来几年内技术更新换代节奏的新一轮讨论。
另一方面，三星电子在DRAM内存领域的两大竞争对手中，SK海力士已于2024年8月宣布1cnm工艺开发成功，而美光计划在今年4月完成开发；三星很可能是最后一家宣布1cnm DRAM的三大原厂之一。
三星计划在2025年推出基于1cnm DRAM和4nm逻辑芯片的HBM4，这无疑是一次技术上的重大飞跃。然而，1cnm DRAM本身的延迟可能会影响到整个项目的进展。尤其是考虑到三星希望借助这种先进制程重新夺回HBM市场的领先地位，任何延误都可能对公司的战略目标产生不利影响。 从行业角度来看，三星的这一举措不仅展示了其在高端存储技术方面的强大实力，同时也揭示了市场竞争的激烈程度。尽管如此，技术开发过程中的挑战也提醒我们，即便是在半导体这样高度发达的领域，技术创新的道路依然充满变数。三星需要在保证产品质量的同时加快研发进度，以确保能够按时推出这款具有战略意义的产品。
业内知情人士透露，三星电子正在调整其1cnm DRAM的设计，并努力争取尽早完成开发。