联发科推迟采用2nm工艺，天玑9500芯片或将延迟至明年初
「全球期待的强劲力量，天玑9500或许延迟问世！」
1月5日消息，据国外媒体SamMobile报道，联发科已逐渐将工作重心转向研发下一代天玑9500芯片，预计该芯片将在今年年底到明年年初之间发布。
最初，联发科计划使用台积电的2nm工艺来制造其相关芯片。然而，考虑到这一先进工艺的成本高昂，并且苹果也计划在M5系列芯片中引入该工艺从而占据大量产能，联发科为了控制成本并确保足够的产能，最终选择了N3P工艺来制造天玑9500芯片。 这种调整显示了联发科在面对高端制造工艺时所面临的复杂决策。一方面，追求最尖端的技术可以提升产品竞争力；另一方面，成本和供应链的稳定性也是企业必须认真考量的因素。联发科的这一决定表明，它更倾向于平衡技术性能与实际生产可行性的策略，这不仅有助于保持财务健康，也有助于在竞争激烈的市场中维持稳健的发展态势。
据介绍，台积电在2nm工艺中引入了一种名为环绕栅极（Gate-All-Around, GAA）的新晶体管结构。与前一代的鳍式场效应晶体管（FinFET）只能从三个侧面包围通道不同，GAA晶体管采用垂直排列的水平纳米片，实现了四个侧面的包围。这种设计使得GAA晶体管具有更低的漏电率和更高的驱动电流，从而提升了整体性能。
近日，联发科宣布天玑9500芯片将采用N3P工艺。尽管N3P工艺在能效方面可能不及台积电最新的2nm制程节点，但它依然比天玑9400所采用的N3E工艺有所提升。据悉，天玑9500将包含两个Arm Cortex-X9超大核和六个Arm Cortex-A73大核，频率将超过4GHz，并支持可扩展矩阵扩展（SME）。这一消息是在2025年1月5日公布的。