标题：晶通科技融资数亿元，加速先进封装技术布局，助力中国AI产业崛起
作者：林晴晴 编辑：袁斯来
近日动态
据36氪报道，专注于晶圆级扇出型先进封装技术的Chiplet方案供应商——晶通科技，其二期项目近日成功获得数亿元融资。本轮投资由力合资本、达安基金、安吉两山国控和辰隆集团联合注资，资金将主要用于生产基地二期封装产线的扩建、研发和市场推广。独木资本继续担任项目的独家财务顾问。
技术引领，市场潜力巨大
晶通科技作为一家在先进封装技术领域深耕的企业，凭借自主研发的“FOSIP高密度晶圆级扇出型”和“Chiplet Integration小芯片系统集成”两大方案，通过“MST Fobic”技术实现了亚微米线宽的高密度互连及多芯片三维堆叠。这些技术主要服务于高性能计算、移动终端和自动驾驶等领域的芯片封装，对于推动国内人工智能产业的快速发展具有重要意义。
市场分析：增长潜力不容忽视
全球半导体先进封装市场正处于快速增长阶段。根据Yole的数据，2023年扇出型封装市场规模已达到27.38亿美元，预计到2028年将增长至38亿美元，年复合增长率达到12.5%。其中，超高密度扇出封装细分领域的年复合增长率更是高达30%。同时，全球Chiplet市场规模也将从2023年的31亿美元增长至2033年的1070亿美元，年复合增长率约为42.5%。这一增长动力主要来自于5G通信、AI芯片和自动驾驶对高算力芯片的需求，而传统封装技术已难以满足14纳米及以下制程芯片的高密度集成需求。
晶通科技：自主创新，布局未来
晶通科技总经理蒋振雷指出，当前超高密度扇出封装和小芯片集成封装的市场份额90%以上被台积电、三星等国际大厂所占据，大陆在这一领域还有较大的提升空间。为此，晶通科技通过自主研发的“FOSIP晶圆级扇出型”和“Chiplet Integration小芯片系统集成”两大技术路径，布局市场。其中，FOSIP晶圆级扇出型先进封装技术对标国际头部FO大厂方案，可实现三维堆叠，内部互联密度可达2-5微米线宽。晶通嵌入式硅桥的小芯片集成技术内部互联密度更是可达0.5微米以下。晶通科技已与手机、医疗、图像处理、边缘计算等多个领域的客户进行了方案对接和工程验证。
技术优势，助力量产
蒋振雷介绍，晶通科技的“bridge die+FO”技术，即“MST Fobic”技术，通过将硅桥取代互联中介层，并将高密度RDL重布线层替代ABF基板层，大幅减小了封装厚度，相比CoWoS方案成本降低至少30%。这一方案不仅满足了手机、电脑或平板以及各种AI终端的SoC、处理器、算力芯片、端侧AI伺服器的薄型化需求，还满足了AI芯片内部的高密度互联、高带宽、高通讯速率的需求，这是国内目前独有的技术能力。
产能提升，拓展市场
目前，晶通科技的扬州生产基地月产能约为bumping/wlcsp/ewlb的1万片左右，或Fosip/Fobic 2000-3000片高阶产能。客户覆盖手机、GPU及AI芯片等领域的诸多知名客户。技术层面，公司已构建从设计仿真、中介层加工到封装测试的全流程能力，掌握包括“Chiplet Integration小芯片系统集成”工艺在内的90余项专利。
未来展望：Chiplet技术爆发期将至
蒋振雷认为，未来三年将是Chiplet技术的爆发期，特别是大模型推理芯片和自动驾驶域控制器，对晶圆级封装的需求增速将超过40%。随着3nm以下制程逼近物理极限，先进封装在半导体产业链的价值占比将从现在的15%提升到25%以上，这个窗口期最多只有五年。
晶通科技团队：实力雄厚，经验丰富
晶通科技的核心团队来自应用材料、苹果、Intel和日月光等集成电路领域全球头部的制造及封装公司。技术顾问严晓浪为浙江大学微电子学科带头人，研发副总王新曾在国外大厂有十多年高端fan out和Chiplet封装研发项目经验，总经理蒋振雷拥有16年封装行业创业经验，生产团队主要来自华天科技、通富微电等国内封装大厂。
投资方看好，前景广阔
达安基金合伙人戴韵秋表示，扇出型封装作为异构集成的核心驱动力，将重塑半导体产业链价值分配。晶通科技凭借其技术突破，有望跻身扇出型封装领域全球第一梯队。力合资本合伙人唐越也表示，随着半导体制程发展面临瓶颈，先进封装技术和Chiplet架构成为行业发展的必然趋势，晶通科技在Chiplet封装领域具有显著的发展潜力和广阔的市场前景。
结语
晶通科技的融资成功和其先进封装技术的不断突破，不仅展示了我国在半导体领域的技术实力，也为中国AI产业的发展提供了强有力的支撑。随着Chiplet技术的爆发期即将到来，我们有理由相信，晶通科技将在未来半导体市场中扮演越来越重要的角色。